

fel, prin liniile multiplexare în tranzistorul T_s u nivel logic 1. Ioriile externe, or de acces la irile P0.X sunt și T_s blocate,

PIN
P 0.X

ire.

r de tact, figura
ta $f_0 = 12$ MHz
circuit inversor
Configurația de

oscilator (Pierce) se obține prin conectarea între pinii XTAL1 și XTAL2 a unui cristal de cuarț sau a unui rezonator ceramic (plus două condensatoare conectate de la cei doi pini la masă). O altă variantă constă în utilizarea unui oscilator extern conectat la pinul XTAL2 pentru varianta de microcontroler NMOS, respectiv la pinul XTAL1 pentru varianta CMOS.

Funcționarea sincronizată a microcontrolerului pentru execuția instrucțiunilor se desfășoară în faze, stări și cicluri mașină, figura 8.9. O fază a microcontrolerului corespunde duratei $T_0 = 1/f_0$ a perioadei oscilatorului de tact. Două faze succesive, notate cu P1, P2, definesc o stare a microcontrolerului. În general, operațiile aritmetice și logice se efectuează în fazele P1 ale stărilor, iar transferurile între registrele interne se efectuează în fazele P2 ale stărilor. Un ciclu mașină se desfășoară pe durata a 12 perioade T_0 (6 stări) notate S1P1, S1P2, S2P1, ..., S6P2, figura 8.9. Microcontrolerul 8051 execută o instrucțiune în 1 sau 2 cicluri mașină, funcție de tipul instrucțiunii, cu excepția instrucțiunilor de multiplicare *MUL* și divizare *DIV* care se execută în 4 cicluri mașină.




Fig.8.9. Diagrama de timp a semnalului de tact XTAL2.


Execuția unei instrucțiuni începe în faza S1P1 a unui ciclu mașină, prin extragerea din memoria de program a primului octet al instrucțiunii și transferul acestuia în registrul de instrucțiuni al microcontrolerului, în faza S1P2. În cazul unei instrucțiuni cu codul mașină de 2 sau 3 octeți, al doilea octet se extrage din memoria de program în starea S4 a aceluiași ciclu mașină. Rezultă că, în funcție de numărul de cuvinte din codul mașină al unei instrucțiuni și în funcție de numărul de cicluri mașină în care se execută, într-un ciclu mașină se pot efectua două extrageri coduri instrucțiuni, o extragere sau nici una, conform exemplurilor de mai jos:

INC A	cod mașină	: 1 octet
	execuție	: 1 ciclu mașină
S1	: extragere cod operație	(PC) + 1 → (PC)
S4	: - - -	(PC) → (PC)


2. Structura tipică a unui microcontroler. Definiți arhitectura Harward și von Neumann. Scheme, avantaje și dezavantaje.

[1], slide nr. 30, 31; [2], pag. 11.

Arhitectura tipică de microcontroler



Microcontroler cu arhitectura HARWARD



Avantaje arhitecturii HARWARD:

- Viteza de executie mai ridicata,
- Siguranta sporita in functionare

Observatie: de regula, cele doua memorii sunt conectate la CPU printr-o singura magistrala.

asate la adrese
e tip ROM sau
și de adrese ale
rezintă codurile

a de program a
rației corespun-
cest cuvânt este
N. Registrul de
rație în scopul
ontrol și sincro-
ția instrucțiunii
magistrala de
mai mult de un
de program a
ne succesivă a
un se realizează
ale programului
are extragere de
anda încărcarea
ordine naturală,
astfel de salt se
unei instrucțiuni
i) sau ca urmare

către un SPN

în registrul de
int care conține

pentru decodifi-
a de control și

SPN (memorie
ei instrucțiunii;
fer precizată de

și decodificare,
anzi și execuție.
astă funcționare
și sincronizare.

Viteza de execuție a instrucțiunilor este funcție de frecvența semnalului de la generatorul de tact al SPN. În general, o operație de bază se efectuează pe durata a unei perioade sau a mai multor perioade ale semnalului de tact. Intervalul corespunzător efectuării unei operații de bază se numește un ciclu mașină al SPN. Ciclurile mașină corespunzătoare unei instrucțiuni definesc un ciclu instrucțiune. Execuția unei instrucțiuni durează câteva cicluri mașină incluzând: ciclu de extragere cod operație, ciclu de decodificare și, apoi, funcție de tipul instrucțiunii, cicluri de citire/scriere, cicluri de intrare/ieșire și cicluri de execuție. Efectuarea acestor cicluri poate implica componente diferite din structura SPN. Rezultă posibilitatea ca SPN să efectueze simultan cicluri diferite din execuția unei instrucțiuni sau din execuția unor instrucțiuni succesive. Această tehnică de suprapunere în timp a execuției ciclurilor mașină (operare paralelă) se numește tehnica pipeline și utilizarea ei în funcționarea unui SPN conduce la mărirea vitezei de lucru a acestuia.

În general, realizarea unui SPN se bazează pe utilizarea unui circuit integrat pe scară largă de tip microprocesor, microcontroler sau procesor numeric de semnal, care conține, pentru orice tip, o unitate centrală de prelucrare UCP cu următoarele componente din structura generală a unui SPN: unitate aritmetică și logică, registru cu indicatorii de condiții, registru numărător de adrese, registru de instrucțiuni, circuite de decodificare a instrucțiunilor, unitate de control și sincronizare și registre cu funcții dedicate. Toate aceste componente se numesc interne, relativ la circuitul integrat utilizat ca bază pentru realizarea SPN. În acest sens, registrele din structura SPN se numesc registre interne. Un circuit de tip microcontroler conține toate componentele din structura generală a unui SPN, figura 1.1, incluzând memorie internă, porturi de I/E, precum și alte periferice.

1.3. FUNCȚIONAREA UNUI SPN PENTRU EXECUȚIA INSTRUȚIUNILOR DE TRANSFER AL CONTROLULUI


Transferul controlului constă în efectuarea unui salt în procesul de extragere a codurilor instrucțiunilor dintr-un spațiu de adresare al memoriei de program în altul. Rezultă că transferul controlului se realizează prin modificarea conținutului registrului numărător de adrese PC. Instrucțiunile de transfer al controlului sunt instrucțiunile de salt, apel de subrutine și revenire din subrutine, prin execuția cărora se realizează, în principal, încărcarea registrului PC cu adresa de salt, de început a subrutinei și, respectiv, de revenire din subrutină. În cazul instrucțiunilor de salt și de apel de subrutine, aceste adrese sunt indicate prin codurile mașină ale instrucțiunilor.

Subrutina este definită de programator ca un grup de instrucțiuni care realizează o funcție dată, funcție necesară a fi executată de mai multe ori în cadrul unui program. Execuția grupului de instrucțiuni ca subrutină permite scrierea codurilor mașină corespunzătoare o singură dată în memoria de program. Astfel, programul

3. Conectarea unei memorii program externe. Schema de conectare, semnale utilizate.

[1], slide nr. 46; [4], pag. 135.

Conectarea unei memorii program externe



PSEN → Program Store Enable
P0 → Adrese low (A7-A0) multiplexate în timp cu date (D7-D0)
ALE → Address Latch Enable
P2 → Adrese high (A15-A8)
 Memorii program externe sunt rar utilizate

uni, conținutul
termină în faza

area memoriilor
și la tehnicile de

instrucțiuni, prin
(A) + (DPTR)
ia se realizează
n conectarea la
ogic 1, accesul
h = FFFFh. În
internă.

rin adresare cu
ființele MOVX
semnificativ al
i.

ram sau de date
tin semnificativ
semnificativ al
riei externe se
iplicatorul de
adresare cât și
are în timp în-
a octetului mai
portului P0 în
ținerea adresei
e memorare în
: ALE, generat

rogram externă
16 biți, rezultă

necesitatea selecției (validării) separate a celor două tipuri de memorii. În acest scop, microcontrolerul generează semnalul /PSEN de validare a memoriei de program externă și semnalele /RD și /WR de validare citire/scriere din/in memoria de date externă, semnale generate la pinii corespunzători, figura 8.1.

Conectarea unor memorii externe de date și program cu capacitate maximă, de câte 64 Kocteți, este prezentată în figura 8.10. Registrul pentru memorarea octetului mai puțin semnificativ al adresei este comandat la intrarea STB cu semnalul ALE generat de microcontroler. Registrul funcționează ca amplificator de magistrală repetor dacă intrarea de control STB este la nivel logic 1, memorează starea liniilor magistralei de intrare din momentul frontului de coborâre de la intrarea STB și încarcă magistrala de ieșire cu această stare dacă intrarea STB este la nivel logic 0. Funcționarea circuitelor din figura 8.10 în cicluri de extragere coduri instrucțiuni din memoria de program externă, citire din memoria de date externă și scriere în memoria de date externă este prezentată, pe bază de diagrame de timp, în figurile 8.11, 8.12 și respectiv 8.13. Se precizează că diagramele de timp din figura 8.11 sunt caracteristice funcționării microcontrolerului în sensul că semnalele corespunzătoare se generează tot timpul, cu excepția ciclurilor de acces la memoria de date externă și la memoria de program internă. În acest ultim caz, linia /EA a microcontrolerului se comandă cu nivel logic 1. Astfel, memoria de program internă este accesată în spațiul de adresare 0 ÷ 0FFFh și în intervalele de acces la memoria de program internă linia /PSEN este comandată de microcontroler în stare inactivă. Incrementarea conținutului număratorului de adrese, citirea sau ignorarea cuvintelor coduri instrucțiuni în diferite faze ale ciclurilor mașină sunt funcții de instrucțiuni executate de microcontroler, conform exemplelor de instrucțiuni prezentate în acest paragraf.




Fig.8.10. Conectarea memoriilor externe de date și program la un microcontroler 8051.


4. Memoria stivă. Definiție, funcționare, tipuri de memorie stivă, inițializare.

[1], slide nr. 59, 60; [2], pag. 13.

Memoria stiva (1)

Este o zona de memorie amplasata in memoria interna RAM si care stocheaza temporar urmatoarele tipuri de date:

- Automat, adresele de revenire din subrutine (de tratare a intreruperilor sau subrutine apelate prin instructiuni CALL),
- Prin program, continutul unor registri utilizati in subrutine si care trebuie recontuit inainte de revenirea in progeamul principal,
- Datele sunt manipulate cu instructiunile PUSH (incarca date in stiva) si POP (extrage date din stiva).



- Stiva este o memorie LIFO (last in, first out – “ultimul intrat primul iese”),
- Stiva poate creste “in sus” ca in figura sau “in jos”,
- Adresele de scriere/citire sunt date de registrul Stack Pointer (SP); continutul acestuia indica adresa ultimei locatii ocupata din stiva.

Memoria stiva (2)

- Stabilirea zonei din RAM intern alocata stivei se face prin initializarea continutului registrului SP.
- Există posibilitatea prevenirii citirii/scrierii inafara limitelor memoriei stiva, utilizind 2 registri: Stack Overflow respectiv Stack Underflow, care contin adresele limita ale stivei. La atingerea lor sunt generate intreruperi.

Exemple de utilizare a memoriei stiva

CSEG AT 23H	SBRT: PUSH A
PUSH A	PUSH PSW
PUSH PSW	-----
CALL SBRT	-----
POP PSW	POP PSW
POP A	POP A
RETI	RET